近年，電力変換器は出力電圧品質が求められており，出力電圧を多レベル化して正弦波に近づけることで，高調波，EMIを本質的に低減できるマルチレベル(ML)変換器への期待が高まっている。しかし通常の2レベルの電力変換器に比較して回路動作が複雑なML変換器においては電磁ノイズの発生機構が複雑になる可能性があり，実用化にあたってはその発生機構の解明が必要である。特に，スイッチング時に発生する過電圧を的確に把握できれば，素子耐圧の余分なマージンを減らすことが可能で，オン抵抗低下による導通損失の低減，スイッチングの高速化によるSW損失の低減など，変換器の特性をさらに向上させることができる。本稿ではML変換器の中でも高パワー密度化が可能なフライングキャパシタ(FC)回路方式を研究対象とし，SW素子過電圧発生メカニズムを解明してSW素子耐圧を定量的に決定できる指針を得たので報告する。