4-151
GaN FETのための単電源による正負電圧印加形ゲート駆動回路の提案
◎金崎正樹・芳賀 仁・近藤正示(長岡技術科学大学)
近年次世代のパワー半導体材料としてGaNに注目が集まっている。しかし現状開発されているGaN FETはゲートしきい値電圧が約1Vと低いことから誤オンの可能性が高く,非絶縁ゲートであることでゲート・ソース間に高電圧を印加するとそれに伴った大電流が流れる。低しきい値であるGaN FETは主回路動作などにおけるノイズの影響を敏感に受けてしまうため,安全動作のためオフ時にマイナスバイアスを引くのが望ましい。その他に逆電流特性がゲートバイアスに依存しており,マイナスバイアスが大きいほど導通損失が大きくなる特徴を持つ。本稿ではGaN FETの特性に適した駆動回路を提案し,従来の駆動回路と比較したので報告する。