近年の電子機器プリント配線のファインパターン化により、雷インパルス電圧や交流、直流電圧に対するプリント配線パターン導体間のフラッシオーバ電圧(FOV)特製の検討が行われている。他方、筆者らはこれまで、電子機器プリント基板の静電気放電(ESD)耐性評価の観点から、IEC61000-4-2に示される静電気試験法によるプリント配線パターン導体間のフラッシオーバ電圧(FOV)特性を検討している。本論文では、静電気試験中の基板上帯電がFO試験における影響を調べるため、複数の試験方法を用いることで基板上の帯電状況を変化させ、試験毎のFOVを調べた。