昨今、スイッチング電源やUPS等のアプリケーションにおいて、IGBTの更なる高速化が要求されている。本報告では、高速化の一手法としてスプリットゲート構造を提案する。本構造では、トレンチ内のゲート電極を2つの領域に分割し、フローティング層側の領域をエミッタ電極に接続する。これによりゲートとフローティング層の容量結合が小さくなるため、ミラー容量を低減できる。その結果、一般的なトレンチゲート構造に対してゲート電荷Qgが約30%低減され、更にFWDの逆回復dV/dtのゲート抵抗による制御性も改善した。本構造の適用により、低損失・低ノイズなIGBTを実現することが可能となる。