近年，ニューラルネットワーク(NN)の社会実装に伴い，NNの推論処理ハードウェアは二値化などの量子化手法より高速かつ低電力な実装が可能になった．一方で，その学習処理は浮動小数点演算を多く必要とする誤差逆伝播法が必須なため，ハードウェア化による省エネルギー化が困難である．本発表では，確率的双方向計算を可能とするCMOSインバーティブルロジックに基づいて浮動小数点演算を使用しない高速かつ低電力のBNN学習ハードウェアをFPGA実装した．その結果 従来学習手法と比較してほぼ同等な正解率を保つつ，約1/130の消費電力と約40倍の高速化が達成できたことを報告する．