塩津勇作, 吉田隼, 山本修一郎, 菅原聡
パワーゲーティング(PG)はCMOSロジックシステムに標準的に搭載されている待機時電力削減技術である．しかし，ロジックシステムの記憶回路を構成するSRAMは揮発性であることから，PGの性能制約要因となっている．そこで我々は超低電圧でリテンション(ULVR)することで高効率のPGを実現できるULVR-SRAMを提案してきた．ULVR-SRAMは新型のシュミットトリガインバータを用いて構成され，従来SRAMと同等の高性能SRAM動作と安定なULVRが可能である．本発表ではULVR時にのみボディバイアスを導入できるパワースイッチ構成のULVR-SRAMセルの設計手法とその性能について報告する．