情報化社会の発展に伴い、半導体集積回路技術による暗号モジュールにおいて、電源ノイズによるサイドチャネル情報漏洩が非常に脅威となっている。ICチップ製造前の設計段階でシミュレーションを用いて耐タンパー性の評価を行う事はチップの耐タンパー性向上、試作コストの回避に大きく貢献する。本研究ではスタンダードセルのパワーライブラリを用いてレイアウトを考慮したシミュレーションを行い、電源ノイズ波形を取得し、サイドチャネル漏洩について評価を行った。