IoT時代のネットワーク機器増加に伴い，要求される暗号技術の機能が多様化している．これに応じるため，様々な付加機能を持った高機能暗号が提案されているが，高機能暗号の実用化にはその要素計算であるペアリング計算の高速化が課題となっている．これまでにハードウェアを用いたペアリング計算アクセラレータがいくつか提案されているが，先行研究ではペアリング計算回路の性能だけが評価されたものが多かった．我々はペアリング計算の最速FPGA実装にPCIeインタフェースを追加し，インタフェースを含めた性能について評価した結果，最速ソフトウェア実装に比べて計算時間が62.5%，エネルギー消費が49%となることがわかった